臺積電官宣：成功做出CFET

臺積電資深副總暨副共同營運長張曉強今日在臺積電技術論壇宣佈，臺積電已成功整合不同晶體管架構，在實驗室做出CFET（互補式場效晶體管），雖然他未透露未來會導入在哪個製程，但指出繼CFET可預見導入先進邏輯製程，下世代先進邏輯製程，臺積電研發部門仍尋求導入新材料，實現讓單一邏輯芯片放入比現有逾2000億顆還更多的晶體管，推動半導體技術持續創新。

張曉強強調，這是他投入半導體領域20多年來最令他感到興奮的時候，正如另一副共同營運長侯永清指出，半導體黃金時刻已到來，而未來AI芯片發展，接近99%將靠臺積電先進邏輯技術和先進封裝支持，而臺積電技術創新，已可看到未來在技術持續推進下，發揮芯片更高的效能及更優異能耗表現。

他表示，臺積電在2納米基礎下，全球首創的A16納米制程技術，搭配獨家開發的超級電軌（即晶背供電）技術，讓產出的芯片在相同速度下效能比2納米再高出8~10%，在相同面積下，節耗減少15%到20%，臺積電已計劃在2026年導入量產，首顆芯片將用於資料中心高效能運算（HPC）芯片。

此外，臺積電也成功在實驗證整合P-FET和N-FET二種不同型態晶體管，做出CFET架構的芯片，這是2納米採用納米片（Nano Sheet）架構創新後，下一個全新晶體管架構創新。

張曉強並對與會的開發工程師表示，繼CFET後，臺積電研發人員也持續尋求更多整合更多晶體管新材料和創新架構，比如Ws2或WoS2等無機納米管或納米碳管（carbon nanotube） ，意謂臺積電可預見未來將CFET導入更先進埃米級製程外，也會持續推動更先進晶體管架構創新。

臺積電業務開發、海外營運資深副總暨副共同營運長張曉強指出，臺積電最新的A16 製程不一定會使用High NA EUV，在哪一代使用還不確定，但之後會再針對成本、利潤進行評估。

至於「系統級晶圓」（System on Wafer，SoW）這項技術，張曉強表示最重要是客戶可以把更多HBM 結合在一起，把幾十個HBM 和Logic Die（裸晶）整合，對未來數據頻寬（Data Bandwidth）、高效能運算有重要提升，尤其是AI 會有很多應用。

在被問到與SK 海力士的合作關係，張曉強表示與所有HBM 供應商都有合作，主要看客戶選擇SK 海力士、三星和美光哪間公司，而臺積電與三間供應商都有深厚的合作關係。SK 海力士是HBM 領頭羊，走在前面，要將邏輯芯片和HBM 整合起來需要很多先進技術，當中也會遇到許多問題需要一起解決。

最後針對硅光子問題，張曉強預期硅光子會先導入資料中心，因爲需要高效能，在製程部分主要分爲兩種，有些部分65 納米以上成熟製程即可採用，另一個部分是電和光的轉換，因爲電的速度越來越快，需要先進製程7 納米甚至5 納米加入。

不過，張曉強表示，未來推動AI芯片效能持續精進，除了靠臺積電的邏輯製程持續推動和創新外，也要搭配先進封裝架構。他今日秀出臺積電擴大整合涵蓋記憶體、後段封裝和基板所建構3D IC平臺，整合iC設計IP、製造到後段封測整體解決方案，提供不同AI需求芯片整合服務，還包括導入更高效輸出的硅光子元件封裝（CPO），讓半導體產業進入另一新的里程碑。

臺積電負責3納米量產的廠長資深廠長18B廠長黃遠國23日首度在臺積技術論壇臺灣場次主講卓越製造議題，他說，臺積先進製程3納米去年開始量產同時期和N4良率一樣，3納米擴充產能仍不夠使用，今年臺積整體將蓋七個廠包含臺灣三個晶圓廠兩個封裝廠與海外兩個廠都在進行。

臺積電卓越製造議題一向是業界焦點，過往先後由「秦工」總工程師執行副總經理暨共同營運長秦永沛、王英郎（營運/ 晶圓廠營運一副總經理）、張宗生臺積科技院士、營運/ 先進技術暨光罩工程副總經理主講，此次則首度由最先進製程關鍵推手、廠長級主管在臺灣場次登臺演講。

他提到，統計2024年臺積電特殊製程在成熟比重也穩定成長，從2020的61%在2024年目標達到67%，2022-2023年平均蓋五個廠，至於今年蓋七個廠是包含三個晶圓廠兩個封裝廠以及海外兩個廠都在進行。

臺灣廠方面，他提到，新竹與高雄爲2納米量產基地，進展順利已陸續進機，臺中AP5爲了CoWos擴產所需，近期宣佈的嘉義先進封裝投資則爲CoWos與SOIC生產。

他也說，美國廠晶圓21廠預定明年量產，並預定二廠2028年量產。熊本晶圓23廠以外第二場預定2027年量產，德國廠預定今年第四季動工目前在忙碌準備預定2027年量產，南京廠也正穩定擴充28納米產能，相關佈局都是爲了滿足與支持客戶所需。

談到EUV應用，他提到，臺積2019年迄今機臺數已成長十倍且佔全球65%，晶圓產出量與效率皆隨着學習大幅提升。

他說，臺積全球製造與管理平臺實現One Fab概念，能讓臺積橫跨全球的晶圓廠達到一定效率並在全球廠區投入綠色製造人才培養、供應鏈在地化。

正如臺積電上週宣佈的，該公司將於今年晚些時候開始採用 N3P 製造工藝進行大批量生產，這將是該公司一段時間內最先進的節點。明年事情會變得更有趣，因爲臺積電將擁有兩種工藝技術，當它們在 2025 年下半年進入大批量製造 (HVM) 時，它們實際上可以相互競爭。

生產節點爲 N3X（3 納米級，注重極限性能）和 N2（2 納米級）。臺積電表示，與 N3P 相比，N3X 製造的芯片可以通過將 Vdd 從 1.0V 降低至 0.9V，在相同頻率下降低功耗 7%，在相同面積下提高性能 5%，或者將晶體管密度提高約相同頻率下10%。同時，與前代產品相比，N3X 的主要優勢在於其最大電壓爲 1.2V，這對於桌面或數據中心 GPU 等超高性能應用非常重要。

臺積電的 N2 將是臺積電首個採用全柵 (GAA) 納米片晶體管的生產節點，這將顯著提升其性能、功率和麪積 (PPA) 特性。與 N3E 相比，在 N3 上生產的半導體可將其功耗降低 25% - 30%（在相同的晶體管數量和頻率下），將其性能提高 10% - 15%（在相同的晶體管數量和功率下），並將晶體管密度提高 15%（在相同的速度和功率下）。

雖然 N2 在功耗和晶體管密度方面肯定是臺積電無可爭議的冠軍，但在性能方面，N3X 可能會挑戰它，尤其是在高電壓下。對於許多客戶來說，N3X 還將受益於使用經過驗證的 FinFET 晶體管，因此 N2 在 2025 年下半年不會自動成爲臺積電的最佳節點。

明年，臺積電將再次提供兩個針對普遍相似的智能手機和高性能計算應用的節點：N2P（性能增強的 2 納米級）和 A16（具有背面供電的 1.6 納米級）。

與最初的 N2 相比，N2P 的功耗有望降低 5% - 10%（在相同的速度和晶體管數量下），性能有望提高 5% - 10%（在相同的功耗和晶體管數量下）。與此同時，與 N2P 相比，A16 的功耗有望降低高達 20%（在相同的速度和晶體管數量下），性能有望提高高達 10%（在相同的功耗和晶體管數量下），晶體管密度有望提高高達 10%。

請記住，A16 具有增強的背面供電網絡，因此它很可能成爲注重性能的芯片設計師的首選節點。但當然，使用 A16 會更昂貴，因爲背面供電需要額外的工藝步驟。